Gate patterning strategies to reduce the gate shifting phenomenon for 14 nm fully depleted silicon-on-insulator technology - Université Grenoble Alpes Accéder directement au contenu
Article Dans Une Revue Journal of Vacuum Science & Technology A Année : 2017

Gate patterning strategies to reduce the gate shifting phenomenon for 14 nm fully depleted silicon-on-insulator technology

Domaines

Physique [physics]

Marielle Clot  : Connectez-vous pour contacter le contributeur

https://hal.univ-grenoble-alpes.fr/hal-01891224

Soumis le : mardi 9 octobre 2018-13:43:25

Dernière modification le : jeudi 4 avril 2024-21:26:15

Fichier non déposé

Dates et versions

hal-01891224 , version 1 (09-10-2018)

Identifiants

Citer

Onintza Ros, Erwine Pargon, Marc Fouchier, Pascal Gouraud, Sebastien Barnola. Gate patterning strategies to reduce the gate shifting phenomenon for 14 nm fully depleted silicon-on-insulator technology. Journal of Vacuum Science & Technology A, 2017, 35 (2), ⟨10.1116/1.4972228⟩. ⟨hal-01891224⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CEA UGA CNRS LTM PLASMA_ETCHING
20 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More