Memory Authenticated Encryption Eengine for a RISC-V processor - Grenoble Alpes Cybersecurity Institute Access content directly
Conference Papers Year : 2023

Memory Authenticated Encryption Eengine for a RISC-V processor

Abstract

In this paper, we present the Memory Authenticated Encryption Engine (MAEE) hardware countermeasure to ensure the confidentiality and authenticity of data in RAM and the associated interconnect bus. Using the Subterranean 2.0 authenticated encryption algorithm, data used by a processor is secured at the output of cache memory, and stored in memory as chunks, containing encrypted data and metadata for authenticity verification. The MAEE provides protection against attacks targeting the memory and its bus, such as Rowhammer, fault injections or side-channel attacks. We are also evaluating the performance of this countermeasure, by associating it with the RISC-V CVA6 application core.
Dans ce papier, nous présentons la contremesure hardware Memory Authenticated Encryption Engine (MAEE) permettant de garantir la confidentialité et l'authenticité des données dans la mémoire RAM et dans le bus d'interconnexion associé. En utilisant l'algorithme de chiffrement authentifié Subterranean 2.0, les données utilisées par un processeur sont sécurisées en sortie de mémoire cache, et stockées en mémoire sous forme de bloc, contenant les données chiffrées et des métadonnées pour la vérification de l'authenticité. Le MAEE permet de se prémunir des attaques ciblant la mémoire et son bus comme Rowhammer, les injections de fautes ou les attaques Side-Channel. Nous évaluons également les performances de cette contremesure, en l'associant au coeur d'application RISC-V CVA6.
Fichier principal
Vignette du fichier
RISCV_Summit_Europe_2023_Abstract_final.pdf (601.44 Ko) Télécharger le fichier Fichier principal
Vignette du fichier
RISCV_Summit_Europe_2023_Poster_final.pdf (1.75 Mo) Télécharger le fichier
Origin : Files produced by the author(s)
Origin : Files produced by the author(s)

Dates and versions

cea-04501569 , version 1 (12-03-2024)

Identifiers

  • HAL Id : cea-04501569 , version 1

Cite

Karim Ait Lahssaine, Olivier Savry. Memory Authenticated Encryption Eengine for a RISC-V processor. RISC-V Summit Europe, Jun 2023, Barcelone, Spain. ⟨cea-04501569⟩
12 View
4 Download

Share

Gmail Facebook X LinkedIn More