Static Timing Analysis of Asynchronous Bundled-data Circuits - Université Grenoble Alpes Accéder directement au contenu
Communication Dans Un Congrès Année : 2018

Static Timing Analysis of Asynchronous Bundled-data Circuits

Domaines

Micro et nanotechnologies/Microélectronique

Brigitte Bidégaray-Fesquet  : Connectez-vous pour contacter le contributeur

https://hal.univ-grenoble-alpes.fr/hal-01726936

Soumis le : jeudi 8 mars 2018-16:38:28

Dernière modification le : mercredi 24 avril 2024-16:07:42

Fichier non déposé

Dates et versions

hal-01726936 , version 1 (08-03-2018)

Identifiants

  • HAL Id : hal-01726936 , version 1

Citer

Grégoire Gimenez, Abdelkarim Cherkaoui, Guillaume Cognard, Laurent Fesquet. Static Timing Analysis of Asynchronous Bundled-data Circuits. 24th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC 2018), May 2018, Vienna, Austria. ⟨hal-01726936⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UGA CNRS TIMA
145 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More